Pletronics石英晶振常見問題解答
來源：http://www.benpai.com.cn 作者：金洛鑫電子 2019年06月19
一、將削波的正弦波輸出轉換為CMOS
答:來自許多溫補晶振和其他振蕩器的限幅正弦波輸出信號很容易轉換為CMOS輸出信號.這個簡單的電路可以由額定為0.8VPP限幅正弦波輸出的振蕩器驅動,規定最大負載為10K歐姆,與10pF并聯.輸出的CMOS方波具有VccPP電平,占空比接近50％.
該電路工作電壓范圍為1.65V至5.5V,電源電壓最低時為70MHz.將限幅正弦波轉換為CMOS的成本很低.例如,2009年3月,一家全國知名的電子產品分銷商以5K的數量將Fairchild邏輯門列為0.052美元ea.Fairchild邏輯門采用SOT23-5和SC70-5封裝.其他組件總價不到0.01美元.
二、需要5.0V時鐘-使用3.3VCMOS時鐘
答:5V CMOS石英晶體振蕩器的可用性正在下降.這是使用現成的3.3V時鐘振蕩器的解決方案.Pletronics SM33xxT,SM44xxT,SM55xxT,SM77xxH和SM77xxD系列3.3V振蕩器可與此電路配合使用,以滿足5.0V時鐘振蕩器的需求.產生的信號特性將等于或優于舊的5V時鐘振蕩器.飛兆半導體NC7SZ126三態緩沖器隨時可用,1K體積成本約為0.055美元.
三、沖擊水平和破碎的晶體導致故障
答:石英晶體諧振器和石英晶體振蕩器最常見的故障之一是破碎的晶體.包裝內的晶體懸浮在包裝內的自由空間中,懸浮在干燥的氮氣中或抽空的空間中.高沖擊會導致精密定時元件斷裂.大多數Pletronics產品的額定功率為1500Gs,通過將設備放在地板上可以輕松達到這種水平的沖擊.該圖表顯示了將物體放在硬木或乙烯基型地板表面上時達到的G力.混凝土地板上的力要高得多.
四、PN中帶有’S’的陶瓷封裝振蕩器
答:許多Pletronics較舊的振蕩器部件號在部件號中都有字母’S’.例如,SM7745HSV-25.0M.該’S’用于表示該部件被指定為滿足45％至55％范圍的邏輯高電平占空比.標準規格適用于40％至60％的占空比范圍.隨著技術的進步,用于制造振蕩器的集成電路實際上都達到了45％至55％的范圍,無需任何測試或篩選.事實上,Pletronics的所有陶瓷封裝振蕩器都達到了45％至55％的占空比范圍.
由于’S’沒有官方含義,因此從陶瓷部件的所有部件號中刪除了.例如:SM7745HSV-25.0M與SM7745HV-25.0M相同,兩個部件的高電平占空比均為45％至55％.其中帶有’S’的部件號被接受為舊部件號,但沒有特殊含義.
五、什么是總抖動?
答:Pletronics晶振報告數據表中的總抖動,總抖動是確定性抖動和隨機抖動的總和,對于非倍增晶體振蕩器(使用基模或第三諧波諧振器的振蕩器),確定性抖動通常小于0.01pS.
六、為什么水晶的頻率限制較低？
答:晶體的厚度決定了頻率.對于AT切割晶體,0.001’(0.0254mm)厚度約為63MHz基模諧振器.如果厚度加倍,則諧振頻率將為0.5*63MHz或31.5MHz.8MHz晶體厚度為0.0078’(0.200mm).4MHz晶體厚度為0.0157’(0.400mm).
遇到兩個限制特定包裝尺寸中最低頻率的條件:
1)簡單的條件,較新的薄型陶瓷LCC封裝不接受較厚的晶振.根據封裝,頻率下限范圍從8MHz到12MHz,向下.
2)請記住,石英晶體是一種振動機械裝置.對于最佳設計,那些具有較低ESR(CI)和無擾動(引起頻率跳躍的不希望的振動模式)的振動區域應位于晶體的中心區域.當晶體頻率較低且晶體較厚時,振動區域更加機械地耦合到邊緣.在這種情況下,擾動(不需要的共振)變得難以控制.解決方案是使水晶傾斜或勾勒出輪廓(使水晶看起來更像放大鏡的凹形).邊緣的這種變薄將振動區域限制在晶體中心并允許控制擾動.不幸的是,限制振動區域會顯著增加ESR.例如在12MHz:
SM13T5x7mm晶振ESR最大值為50歐姆
SM11T3.2x5mm晶體ESR最大值為80歐姆
對于這個例子,低于12MHz的SM11T不實用,因為ESR變得非常大.
七、為什么TCXO會剪切正弦波輸出？
答:大多數陶瓷LCC封裝的TCXO僅適用于削波正弦波輸出.這樣做有很多原因,盡管它讓許多想要CMOS輸出電平的電路設計者感到沮喪.CMOS輸出會為TCXOIC增加顯著的功耗.IC和封裝中產生的溫度梯度將限制實現最佳TCXO補償的能力.各種可能的CMOS負載會改變補償設計,因為內部熱梯度會導致TCXO不符合規格.
當輸出電平變化時,CMOS輸出會導致電源和接地瞬變.這種噪聲會對TCXO晶振的相位噪聲性能產生不利影響.CMOS輸出產生更大的EMI/RFI信號,這可能導致難以滿足美國FCC和其他國家從最終系統輻射能量限制的困難.截斷的正弦波既是低振幅又大部分是正弦波,導致低信號電平和較少的諧波.
使用這些TCXO的許多應用都具有ASIC輸入,可接受限幅正弦波并在內部轉換為CMOS邏輯電平.請參閱有關將限幅正弦波電平轉換為CMOS的常見問題解答.它很容易做,而且成本低.
八、確定性抖動
可預測的抖動分量稱為確定性抖動.對于非倍增OSCillator,確定性抖動通常小于0.01pS.
九、精細泄漏測試標準
答:測試條件:
氦爆炸浸泡時間:7200秒(2小時)
轟炸壓力:75psig
拒絕標準:
>5.00-8atm.cc/sec
十、建議PCB/PWB焊盤幾何形狀
答:隨著無鉛處理和RoHS的到來,Pletronics Crystal停止推薦晶體和振蕩器的焊盤設計.以前整個電子行業都在使用鉛錫焊料,而Pletronics可以根據這一一致性要求提出建議.今天,我們有許多不同的工藝,許多不同的助焊劑,許多不同的工藝溫度.再加上這種復雜性,人們擔心焊點會產生化學成分.例如,我們的陶瓷諧振器和振蕩器在鎳焊盤上鍍金以確保可焊性,對于一些最終用戶而言,擔心在完成的焊點中產生的金濃度.
最終用戶必須在考慮Pletronics焊盤,PCB/PWB焊盤尺寸,PCB/PWB上的任何鍍層和焊接屏幕厚度的同時,決定使其工藝可靠地運行的原因.Pletronics Crystal確實在數據表上提供準確的封裝焊盤信息,以幫助確定正確的PCB/PWB設計.
答:來自許多溫補晶振和其他振蕩器的限幅正弦波輸出信號很容易轉換為CMOS輸出信號.這個簡單的電路可以由額定為0.8VPP限幅正弦波輸出的振蕩器驅動,規定最大負載為10K歐姆,與10pF并聯.輸出的CMOS方波具有VccPP電平,占空比接近50％.
該電路工作電壓范圍為1.65V至5.5V,電源電壓最低時為70MHz.將限幅正弦波轉換為CMOS的成本很低.例如,2009年3月,一家全國知名的電子產品分銷商以5K的數量將Fairchild邏輯門列為0.052美元ea.Fairchild邏輯門采用SOT23-5和SC70-5封裝.其他組件總價不到0.01美元.
答:5V CMOS石英晶體振蕩器的可用性正在下降.這是使用現成的3.3V時鐘振蕩器的解決方案.Pletronics SM33xxT,SM44xxT,SM55xxT,SM77xxH和SM77xxD系列3.3V振蕩器可與此電路配合使用,以滿足5.0V時鐘振蕩器的需求.產生的信號特性將等于或優于舊的5V時鐘振蕩器.飛兆半導體NC7SZ126三態緩沖器隨時可用,1K體積成本約為0.055美元.
答:石英晶體諧振器和石英晶體振蕩器最常見的故障之一是破碎的晶體.包裝內的晶體懸浮在包裝內的自由空間中,懸浮在干燥的氮氣中或抽空的空間中.高沖擊會導致精密定時元件斷裂.大多數Pletronics產品的額定功率為1500Gs,通過將設備放在地板上可以輕松達到這種水平的沖擊.該圖表顯示了將物體放在硬木或乙烯基型地板表面上時達到的G力.混凝土地板上的力要高得多.
答:許多Pletronics較舊的振蕩器部件號在部件號中都有字母’S’.例如,SM7745HSV-25.0M.該’S’用于表示該部件被指定為滿足45％至55％范圍的邏輯高電平占空比.標準規格適用于40％至60％的占空比范圍.隨著技術的進步,用于制造振蕩器的集成電路實際上都達到了45％至55％的范圍,無需任何測試或篩選.事實上,Pletronics的所有陶瓷封裝振蕩器都達到了45％至55％的占空比范圍.
由于’S’沒有官方含義,因此從陶瓷部件的所有部件號中刪除了.例如:SM7745HSV-25.0M與SM7745HV-25.0M相同,兩個部件的高電平占空比均為45％至55％.其中帶有’S’的部件號被接受為舊部件號,但沒有特殊含義.
五、什么是總抖動?
答:Pletronics晶振報告數據表中的總抖動,總抖動是確定性抖動和隨機抖動的總和,對于非倍增晶體振蕩器(使用基模或第三諧波諧振器的振蕩器),確定性抖動通常小于0.01pS.
六、為什么水晶的頻率限制較低？
答:晶體的厚度決定了頻率.對于AT切割晶體,0.001’(0.0254mm)厚度約為63MHz基模諧振器.如果厚度加倍,則諧振頻率將為0.5*63MHz或31.5MHz.8MHz晶體厚度為0.0078’(0.200mm).4MHz晶體厚度為0.0157’(0.400mm).
遇到兩個限制特定包裝尺寸中最低頻率的條件:
1)簡單的條件,較新的薄型陶瓷LCC封裝不接受較厚的晶振.根據封裝,頻率下限范圍從8MHz到12MHz,向下.
2)請記住,石英晶體是一種振動機械裝置.對于最佳設計,那些具有較低ESR(CI)和無擾動(引起頻率跳躍的不希望的振動模式)的振動區域應位于晶體的中心區域.當晶體頻率較低且晶體較厚時,振動區域更加機械地耦合到邊緣.在這種情況下,擾動(不需要的共振)變得難以控制.解決方案是使水晶傾斜或勾勒出輪廓(使水晶看起來更像放大鏡的凹形).邊緣的這種變薄將振動區域限制在晶體中心并允許控制擾動.不幸的是,限制振動區域會顯著增加ESR.例如在12MHz:
SM13T5x7mm晶振ESR最大值為50歐姆
SM11T3.2x5mm晶體ESR最大值為80歐姆
對于這個例子,低于12MHz的SM11T不實用,因為ESR變得非常大.
七、為什么TCXO會剪切正弦波輸出？
答:大多數陶瓷LCC封裝的TCXO僅適用于削波正弦波輸出.這樣做有很多原因,盡管它讓許多想要CMOS輸出電平的電路設計者感到沮喪.CMOS輸出會為TCXOIC增加顯著的功耗.IC和封裝中產生的溫度梯度將限制實現最佳TCXO補償的能力.各種可能的CMOS負載會改變補償設計,因為內部熱梯度會導致TCXO不符合規格.
當輸出電平變化時,CMOS輸出會導致電源和接地瞬變.這種噪聲會對TCXO晶振的相位噪聲性能產生不利影響.CMOS輸出產生更大的EMI/RFI信號,這可能導致難以滿足美國FCC和其他國家從最終系統輻射能量限制的困難.截斷的正弦波既是低振幅又大部分是正弦波,導致低信號電平和較少的諧波.
使用這些TCXO的許多應用都具有ASIC輸入,可接受限幅正弦波并在內部轉換為CMOS邏輯電平.請參閱有關將限幅正弦波電平轉換為CMOS的常見問題解答.它很容易做,而且成本低.
八、確定性抖動
可預測的抖動分量稱為確定性抖動.對于非倍增OSCillator,確定性抖動通常小于0.01pS.
九、精細泄漏測試標準
答:測試條件:
氦爆炸浸泡時間:7200秒(2小時)
轟炸壓力:75psig
拒絕標準:
>5.00-8atm.cc/sec
十、建議PCB/PWB焊盤幾何形狀
答:隨著無鉛處理和RoHS的到來,Pletronics Crystal停止推薦晶體和振蕩器的焊盤設計.以前整個電子行業都在使用鉛錫焊料,而Pletronics可以根據這一一致性要求提出建議.今天,我們有許多不同的工藝,許多不同的助焊劑,許多不同的工藝溫度.再加上這種復雜性,人們擔心焊點會產生化學成分.例如,我們的陶瓷諧振器和振蕩器在鎳焊盤上鍍金以確保可焊性,對于一些最終用戶而言,擔心在完成的焊點中產生的金濃度.
最終用戶必須在考慮Pletronics焊盤,PCB/PWB焊盤尺寸,PCB/PWB上的任何鍍層和焊接屏幕厚度的同時,決定使其工藝可靠地運行的原因.Pletronics Crystal確實在數據表上提供準確的封裝焊盤信息,以幫助確定正確的PCB/PWB設計.
正在載入評論數據...
相關資訊
- [2025-09-03]Greenray格林雷晶振T1254系列具...
- [2025-09-01]壓電執行器被用于衛星微推進器以...
- [2025-09-01]探索主動阻尼的加速度感測技術用...
- [2025-08-26]使用振蕩器和時鐘發生器整合頻率...
- [2025-08-26]Vectron維管晶振的國防振蕩器在...
- [2024-03-15]Cardinal晶振常見問題CX5Z-A2B2...
- [2024-03-04]Jauch的40MHz的石英毛坯有多厚？...
- [2023-09-21]Skyworks領先同行的綠色生產標準...
業務經理
客服經理
