使用Crystal oscillator時必須要知道的事
來源：http://www.benpai.com.cn 作者：金洛鑫電子 2019年05月14
也許你不知道，但是Crystal oscillator已經越來越被廣泛應用了，尤其是每天都要用到智能手機，電腦，交通工具等領域，而且尺寸也非常小，最小的振蕩器體積可達到1.6*1.2mm，一般來說oscillator的穩定性和性能都比較高。前提是要正確的使用它，并且盡量避免所以可能影響其品質的因素。
如果要讓晶體振蕩器可以正常的振蕩，不僅僅是把它焊接上去就可以了，還要滿足一些條件，和運用相關的計算和知識，才能正確的使用石英晶體振蕩器，并發揮出優良的穩定性。晶體控制振蕩器可以被認為包括放大器和反饋網絡，其選擇放大器輸出的一部分并將其返回到放大器輸入。下面示出了這種電路的概括描述。
.jpg)
為了使振蕩器電路工作，必須滿足兩（2）個條件：
（A）環路功率增益必須等于1。
（B）環路相移必須等于0,2Pi，4Pi等弧度。
反饋到放大器輸入端的功率必須足以提供振蕩器輸出，放大器輸入，并克服電路損耗。振蕩器工作的確切頻率取決于振蕩器電路內的環路相位角度偏移。相角的任何凈變化都將導致輸出頻率的變化。由于振蕩器的通常目標是提供基本上與變量無關的頻率，因此必須采用一些最小化凈相移的方法。也許最好的，當然最常見的最小化凈相移的方法是在反饋回路中使用石英晶體單元。
隨著施加頻率的變化，石英晶體的阻抗發生顯著變化，所有其他電路元件可被認為具有基本恒定的電抗。因此，當在振蕩器的反饋回路中使用晶體單元時，晶體單元的頻率將自身調節，使得晶體單元呈現滿足環路相位要求的電抗。以下示出石英晶體諧振器單元的電抗與頻率的關系。
.jpg)
從圖2.0可以看出，石英晶體單元具有兩個零相位頻率。兩者中的第一個或更低的是串聯諧振頻率，通常縮寫為Fs。零相位的兩個或更高頻率中的第二個或更高是并聯或反共振頻率，通?？s寫為Fa。串聯和并聯諧振頻率在振蕩器電路中都呈電阻性。在串聯諧振點處，電阻最小并且電流最大。在平行點處，電阻是最大的并且電流是最小的。因此，并聯諧振頻率Fa不應該用作振蕩器電路的控制頻率。
通過在Oscillator電路的反饋回路中包括無功分量（通常是電容器），可以使石英晶體單元在沿串聯和并聯諧振點之間的線的任何點處振蕩。在這種情況下，振蕩頻率將高于串聯諧振頻率但低于并聯諧振頻率。由于電容的增加所產生的頻率高于串聯諧振頻率，因此通常稱為并聯頻率，盡管它低于真實的并聯頻率。正如有兩個與石英晶體單元相關的零相位頻率，有兩個主振蕩器電路。這些電路一般用所使用的晶體單元的類型來描述，即“串聯”或“并聯”。
系列電路：
串聯諧振振蕩器電路使用設計為以其自然串聯諧振頻率工作的晶體。在這樣的電路中，反饋回路中不會有電容器。串聯諧振振蕩器電路的使用主要是因為它們的元件數量最少。然而，這些電路可以提供除通過晶體單元之外的反饋路徑。因此，在晶體故障的情況下，這種電路可能繼續以某個任意頻率振蕩。下面給出基本串聯諧振電路的描述。
.jpg)
從圖3.0可以看出，如果需要調整，串聯諧振振蕩器電路不提供調節輸出頻率的方法。在上述電路中，電阻器R1用于偏置逆變器并使其在其線性區域中工作。該電阻還為逆變器提供負反饋。電容器C1是耦合電容器，用于阻止直流電壓。電阻器R2用于偏置晶體單元。該電阻強烈影響時鐘晶體單元看到的驅動電流，因此必須注意不要選擇太小的值。晶體單元Y1是串聯諧振晶體單元，被指定以所需頻率工作并具有所需的頻率容差和穩定性。
并聯電路：
并聯諧振振蕩器電路使用晶體單元，該晶體單元設計用于以指定的負載電容值工作。這將導致晶體頻率高于串聯諧振頻率但低于真正的并聯諧振頻率。這些電路不提供通過晶體單元以外的路徑來完成反饋環路。如果晶體單元發生故障，電路將不會繼續振蕩。下面給出并聯諧振電路的基本描述。
.jpg)
該電路使用單個逆變器，反饋回路中有兩個電容器。這些電容包括“負載電容”，并與晶體單元一起確定石英振蕩器工作的頻率。隨著負載電容的值改變，振蕩器的輸出頻率也改變。因此，如果需要調整，該電路確實提供了調整輸出頻率的便利方法。
電阻R1和R2具有與圖3.0所示串聯諧振電路相同的功能。兩個負載電容CL1和CL2用于建立晶體單元以及振蕩器工作的頻率。晶體單元Y1是并聯諧振晶體單元，被指定為以所需頻率和所需頻率容限和穩定性以所需的負載電容值工作。
負載電容：
已經參考了“負載電容的規定值”。負載電容可以定義為“在晶體的連接點上存在于SPXO振蕩器電路中的電容值，無論是測量的還是計算的。”在串聯諧振電路中，晶體單元的連接點之間不存在電容，因此，不需要為串聯諧振晶體單元指定負載電容。在并聯諧振振蕩器電路的情況下，存在電容。由于直接測量該電容是不切實際的，通常需要計算該值。負載電容值的計算通過以下等式完成：
.jpg)
其中CL1和CL2是負載電容，CS是電路雜散電容，通常為3.0到5.0pF。
必須注意的是，負載電容值的變化將導致振蕩器輸出頻率的變化。因此，如果需要精確的頻率控制，則需要精確的負載電容規格。為了說明，假設晶體單元被指定工作在20.000MHz的頻率，負載電容為20.0pF。假設晶體單元然后被放置在具有30.0pF值的電路中。然后，晶體單元的頻率將低于指定值。相反，如果所討論的電路的值為10.0pF，則頻率將高于指定值。頻率和負載電容之間的關系如下所示。
負面抵抗力：
為了獲得最佳性能，必須設計振蕩器電路以增強“負電阻”，這有時稱為“振蕩裕量”。通過臨時安裝變量來評估給定電路中的負電阻量。電阻器與晶體單元串聯。電阻應初始設置為最低設置，最好接近零歐姆。然后啟動振蕩器并在示波器上監視輸出。然后調節可變電阻器，以便在連續監測輸出的同時增加電阻。在一定的電阻值下，振蕩將停止。此時，測量可變電阻器以確定振蕩停止的歐姆值。對于該值，必須添加供應商指定的晶體單元的最大電阻?？倸W姆電阻被認為是“負電阻”或“振蕩裕量”。為了獲得良好，可靠的電路操作，建議負電阻至少是晶體單元規定的最大電阻值的五倍。負電阻值超過晶體單元最大電阻的五倍是更好的。由于負電阻在高溫下趨于降低，因此建議在最高工作溫度范圍內進行測試。
頻率與OVERTONE模式：
石英晶體單元的頻率受振動石英元件的物理尺寸的限制。在某些情況下，限制尺寸是長度和寬度。在最流行的晶體單元“AT”切割晶體單元的情況下，限制尺寸是振動石英元件的厚度。隨著厚度減小，頻率增加。在某些時候，通常約為30.000MHz，石英板的厚度變得太薄而無法加工。
如果需要開發頻率高于極限頻率的振蕩器，必須考慮到石英晶體單元將以其“基本”頻率的奇數倍整數振蕩的事實。我們可以將“基本”頻率定義為“在給定的一組機械尺寸下自然發生的頻率。”因此，如果晶體單元的基頻為10.0MHz，也可以使其振蕩為3,5，7，等倍的根本。也就是說，該單元將以30.0,50.0,70.0等頻率振蕩。這些基頻的倍數稱為“泛音”，由乘法的整數表示，如“三次泛音”，“五次泛音”等。當需要使用泛音頻率時，晶體單位必須是指定以期望的頻率和期望的泛音操作。永遠不應該嘗試訂購基模晶體單元，然后以泛音頻率操作它。這是因為晶體制造工藝對于基本和泛音晶體單元而言是不同的。
在許多情況下，在特定有源晶振設計中使用的集成電路的特性決定了晶體單元的基頻被抑制，以確保在所需頻率和期望的泛音下操作。在這種情況下，通常需要修改振蕩器電路。一種修改方法是添加“槽”電路，包括電感器和電容器。這些修改如圖6.0和7.0所示。
圖6.0描述了串聯諧振電路的修改，而圖7.0描述了并聯諧振電路的修改。
在這兩種情況下，諧振電路都被調諧到在基頻和所需頻率之間的某個頻率下諧振。這導致不需要的頻率被分流到地，在振蕩器的輸出端僅留下所需的頻率。
設計注意事項：
為了振蕩器電路的良好操作，應遵循某些設計考慮因素。在所有情況下，建議避免使用并行走線，以減少電路雜散電容。所有跡線應盡可能短，并應隔離組件以防止耦合。應使用地平面隔離信號。
驅動水平：
“驅動電平”是晶體單元在工作時消耗的功率。功率是所施加電流的函數，通常用毫瓦或微瓦表示。晶體單元被指定為具有某些驅動電平的最大值，其隨頻率和操作模式的變化而變化。最好咨詢晶體單元供應商，了解特定晶體單元允許的驅動電平的最大值。超過給定晶體單元的最大驅動電平可能導致操作不穩定，老化速率增加，并且在某些情況下會導致災難性損壞。驅動電平可以通過以下等式計算：
其中I是通過晶體單元的均方根電流，R是所討論的特定晶體單元的最大電阻值。等式（2）簡單地說就是“歐姆定律”。
可以通過臨時插入與晶體單元串聯的電阻器來實現對工作oscillator Crystal電路中的實際驅動電平的測量。電阻必須與晶體單元具有相同的歐姆值。然后可以讀取電阻器兩端的電壓降，并計算電流和功耗。然后必須移除電阻器。作為測量驅動電平的替代方法，如果空間允許，可以在晶體單元的輸出引線處使用電流探針。
如果要讓晶體振蕩器可以正常的振蕩，不僅僅是把它焊接上去就可以了，還要滿足一些條件，和運用相關的計算和知識，才能正確的使用石英晶體振蕩器，并發揮出優良的穩定性。晶體控制振蕩器可以被認為包括放大器和反饋網絡，其選擇放大器輸出的一部分并將其返回到放大器輸入。下面示出了這種電路的概括描述。
（A）環路功率增益必須等于1。
（B）環路相移必須等于0,2Pi，4Pi等弧度。
反饋到放大器輸入端的功率必須足以提供振蕩器輸出，放大器輸入，并克服電路損耗。振蕩器工作的確切頻率取決于振蕩器電路內的環路相位角度偏移。相角的任何凈變化都將導致輸出頻率的變化。由于振蕩器的通常目標是提供基本上與變量無關的頻率，因此必須采用一些最小化凈相移的方法。也許最好的，當然最常見的最小化凈相移的方法是在反饋回路中使用石英晶體單元。
隨著施加頻率的變化，石英晶體的阻抗發生顯著變化，所有其他電路元件可被認為具有基本恒定的電抗。因此，當在振蕩器的反饋回路中使用晶體單元時，晶體單元的頻率將自身調節，使得晶體單元呈現滿足環路相位要求的電抗。以下示出石英晶體諧振器單元的電抗與頻率的關系。
通過在Oscillator電路的反饋回路中包括無功分量（通常是電容器），可以使石英晶體單元在沿串聯和并聯諧振點之間的線的任何點處振蕩。在這種情況下，振蕩頻率將高于串聯諧振頻率但低于并聯諧振頻率。由于電容的增加所產生的頻率高于串聯諧振頻率，因此通常稱為并聯頻率，盡管它低于真實的并聯頻率。正如有兩個與石英晶體單元相關的零相位頻率，有兩個主振蕩器電路。這些電路一般用所使用的晶體單元的類型來描述，即“串聯”或“并聯”。
系列電路：
串聯諧振振蕩器電路使用設計為以其自然串聯諧振頻率工作的晶體。在這樣的電路中，反饋回路中不會有電容器。串聯諧振振蕩器電路的使用主要是因為它們的元件數量最少。然而，這些電路可以提供除通過晶體單元之外的反饋路徑。因此，在晶體故障的情況下，這種電路可能繼續以某個任意頻率振蕩。下面給出基本串聯諧振電路的描述。
并聯電路：
并聯諧振振蕩器電路使用晶體單元，該晶體單元設計用于以指定的負載電容值工作。這將導致晶體頻率高于串聯諧振頻率但低于真正的并聯諧振頻率。這些電路不提供通過晶體單元以外的路徑來完成反饋環路。如果晶體單元發生故障，電路將不會繼續振蕩。下面給出并聯諧振電路的基本描述。
電阻R1和R2具有與圖3.0所示串聯諧振電路相同的功能。兩個負載電容CL1和CL2用于建立晶體單元以及振蕩器工作的頻率。晶體單元Y1是并聯諧振晶體單元，被指定為以所需頻率和所需頻率容限和穩定性以所需的負載電容值工作。
負載電容：
已經參考了“負載電容的規定值”。負載電容可以定義為“在晶體的連接點上存在于SPXO振蕩器電路中的電容值，無論是測量的還是計算的。”在串聯諧振電路中，晶體單元的連接點之間不存在電容，因此，不需要為串聯諧振晶體單元指定負載電容。在并聯諧振振蕩器電路的情況下，存在電容。由于直接測量該電容是不切實際的，通常需要計算該值。負載電容值的計算通過以下等式完成：
其中CL1和CL2是負載電容，CS是電路雜散電容，通常為3.0到5.0pF。
必須注意的是，負載電容值的變化將導致振蕩器輸出頻率的變化。因此，如果需要精確的頻率控制，則需要精確的負載電容規格。為了說明，假設晶體單元被指定工作在20.000MHz的頻率，負載電容為20.0pF。假設晶體單元然后被放置在具有30.0pF值的電路中。然后，晶體單元的頻率將低于指定值。相反，如果所討論的電路的值為10.0pF，則頻率將高于指定值。頻率和負載電容之間的關系如下所示。
為了獲得最佳性能，必須設計振蕩器電路以增強“負電阻”，這有時稱為“振蕩裕量”。通過臨時安裝變量來評估給定電路中的負電阻量。電阻器與晶體單元串聯。電阻應初始設置為最低設置，最好接近零歐姆。然后啟動振蕩器并在示波器上監視輸出。然后調節可變電阻器，以便在連續監測輸出的同時增加電阻。在一定的電阻值下，振蕩將停止。此時，測量可變電阻器以確定振蕩停止的歐姆值。對于該值，必須添加供應商指定的晶體單元的最大電阻?？倸W姆電阻被認為是“負電阻”或“振蕩裕量”。為了獲得良好，可靠的電路操作，建議負電阻至少是晶體單元規定的最大電阻值的五倍。負電阻值超過晶體單元最大電阻的五倍是更好的。由于負電阻在高溫下趨于降低，因此建議在最高工作溫度范圍內進行測試。
頻率與OVERTONE模式：
石英晶體單元的頻率受振動石英元件的物理尺寸的限制。在某些情況下，限制尺寸是長度和寬度。在最流行的晶體單元“AT”切割晶體單元的情況下，限制尺寸是振動石英元件的厚度。隨著厚度減小，頻率增加。在某些時候，通常約為30.000MHz，石英板的厚度變得太薄而無法加工。
如果需要開發頻率高于極限頻率的振蕩器，必須考慮到石英晶體單元將以其“基本”頻率的奇數倍整數振蕩的事實。我們可以將“基本”頻率定義為“在給定的一組機械尺寸下自然發生的頻率。”因此，如果晶體單元的基頻為10.0MHz，也可以使其振蕩為3,5，7，等倍的根本。也就是說，該單元將以30.0,50.0,70.0等頻率振蕩。這些基頻的倍數稱為“泛音”，由乘法的整數表示，如“三次泛音”，“五次泛音”等。當需要使用泛音頻率時，晶體單位必須是指定以期望的頻率和期望的泛音操作。永遠不應該嘗試訂購基模晶體單元，然后以泛音頻率操作它。這是因為晶體制造工藝對于基本和泛音晶體單元而言是不同的。
在許多情況下，在特定有源晶振設計中使用的集成電路的特性決定了晶體單元的基頻被抑制，以確保在所需頻率和期望的泛音下操作。在這種情況下，通常需要修改振蕩器電路。一種修改方法是添加“槽”電路，包括電感器和電容器。這些修改如圖6.0和7.0所示。
設計注意事項：
為了振蕩器電路的良好操作，應遵循某些設計考慮因素。在所有情況下，建議避免使用并行走線，以減少電路雜散電容。所有跡線應盡可能短，并應隔離組件以防止耦合。應使用地平面隔離信號。
驅動水平：
“驅動電平”是晶體單元在工作時消耗的功率。功率是所施加電流的函數，通常用毫瓦或微瓦表示。晶體單元被指定為具有某些驅動電平的最大值，其隨頻率和操作模式的變化而變化。最好咨詢晶體單元供應商，了解特定晶體單元允許的驅動電平的最大值。超過給定晶體單元的最大驅動電平可能導致操作不穩定，老化速率增加，并且在某些情況下會導致災難性損壞。驅動電平可以通過以下等式計算：
其中I是通過晶體單元的均方根電流，R是所討論的特定晶體單元的最大電阻值。等式（2）簡單地說就是“歐姆定律”。
可以通過臨時插入與晶體單元串聯的電阻器來實現對工作oscillator Crystal電路中的實際驅動電平的測量。電阻必須與晶體單元具有相同的歐姆值。然后可以讀取電阻器兩端的電壓降，并計算電流和功耗。然后必須移除電阻器。作為測量驅動電平的替代方法，如果空間允許，可以在晶體單元的輸出引線處使用電流探針。
正在載入評論數據...
相關資訊
- [2025-08-29]CTS致力于成為技術的前沿提供創...
- [2025-08-29]Diodes宣布推出一款智能48通道L...
- [2025-08-25]Rakon瑞康為什么應該放棄標準CO...
- [2025-08-25]Transko特蘭斯科推出了結合MEMS...
- [2025-08-23]SiT5503超精密溫度補償晶體振蕩...
- [2025-08-23]探索SiTime專為導航航空航天和國...
- [2024-04-11]CTECH濾波器型號數據列表CLB75P...
- [2024-03-18]Statek晶振產品應用CX20SCSM1-1...
業務經理
客服經理
