在大多數人印象里32.768K是無源系列的,但隨著時鐘模塊越來越高端,國外的晶體制造商,早已研發成功32.768K有源晶振,并且已經投入到市場.可以驅動CMOS,LVDS,LV-PECL,正弦波,HCSL等輸出邏輯電路.讓具有穩定性的石英晶體振蕩器,時間和數字可以更加精準無誤差,CMOS是最常見的振蕩器輸出邏輯之一,32.768K應用到CMOS電路,會有怎樣的效果呢?請看本文的詳細的解說.
自推出以來,32.768kHz微型手表水晶已成為有史以來最受歡迎的時間參考.本應用筆記旨在為石英晶體諧振器在計時應用中的使用提供一些指導.幾乎在所有情況下,為了方便和成本,設計人員都希望在此應用中使用簡單的邏輯門振蕩器.通常應用于此類設計的標準是它應該準確,成本低且功耗低.使用表晶和CMOS邏輯可以滿足所有這些標準.

在CMOS振蕩器電路中,功耗隨頻率而上升,因此將工作頻率降至最低是有意義的.這就是選擇32.768kHz的原因.降低CMOS電路中功耗的第二種方法是減小被驅動的任何負載的大小.部分由于這個原因,手表晶體的設計通常為12.5pF負載,而不是通常的20或30pF.它還與以下因素有關:(a)所使用的CMOS類型在手表使用的低電壓下耗盡蒸汽,除非使用低晶振負載電容;(b)保持晶體驅動電平低,同時保持足夠的逆變器輸入電壓.(c)允許使用非常小的微調電容器,同時仍然提供必要的微調范圍.

CMOS反相器振蕩器的基本要求可以通過單個門和少數其他組件來滿足,以提供偏置和反饋.圖1顯示了這種類型的典型電路.石英晶振看到的負載電容是Cout和Cin的串聯組合,以及包括邏輯門輸入和輸出引腳電容的任何電路.圖1中使用的元件值運行良好,并與從Saunders140晶體阻抗計獲得的測量結果具有良好的相關性.晶體的表觀負載電容為:

Cout=柵極輸出電容Cin=柵極輸入電容
這給出了6.9pF負載的數字.這遠低于12.5pF所需的數值,但邏輯門的輸入和輸出引腳都有明顯的負載.這些附加值需要添加到6.9pF.這些負載通常為每引腳3pF至4pF,但最高可達10pF,并且還取決于所使用的邏輯系列.這些額外的負載以及電路中的任何雜散電容應該總計大約12.5pF.
如果需要可調諧石英晶體振蕩器,22pF輸出電容可以用固定的10pF電容代替,與2pF到22pF的調整器并聯.為獲得最佳效果,應使用NPO,COG或類似的低溫系數介電電容,以獲得最佳穩定性.
對此類振蕩器的頻繁表達的要求是嚴格的公差,通常確實在布局中,其中不對修剪器做出規定.除了電容器容差的影響之外,必須理解的是,由于它們的值較低,可歸因于IC的稍微可變的阻抗將導致稍微不確定的相移,因此導致振蕩頻率.因此,如果要求精度優于±50ppm,則無論實際晶體容差如何,建議使用微調器.
另一個重要的影響是由于溫度變化.手表晶體和1MHz以下的其他類似類型具有拋物線頻率-溫度特性和設計周轉率
溫度為25°C(見圖3).周轉溫度和拋物線曲率常數的公差,通常分別為±3℃和0.038ppm/°C2,意味著可以僅在有限的溫度范圍內保持緊公差.當然,這在手表中幾乎沒有什么影響,因為在使用中它與Quartz Crystal的周轉溫度保持接近,但是如果工作溫度范圍可以使這種晶體的選擇比AT切割單元更具成本效益需要寬于0至50℃.

用于4.194304MHz(32.768kHzx27)AT切割晶體的類似電路如圖2所示.C3和C4旨在促進在標準時鐘晶體負載12pF下校準的石英晶體的精確頻率調整.如果不需要修整,則用18pF或22pF固定單元替換這些電容器(選擇導致最接近標稱頻率的振蕩的值),或者完全省略它們并指定晶體在30pF負載下進行校準.

正在載入評論數據...

上一篇：NDK新開發高可靠航空設備振蕩器的參數與性能

下一篇：MEMS晶振是5G設備重要的時序時鐘源

此文關鍵字：計時模塊晶振 32.738K有源晶體振蕩器 CMOS晶振電路設計

姓名：
郵箱：
正文：

資訊中心

金洛博客

計時模塊32.768K晶振的CMOS電路設計

相關資訊