SiTime Corp.公司是專注于MEMS振蕩器設計,開發,研究,制造和銷售的生產廠家.幾十年來不斷鉆研和創新新的技術,從2005年開始發現了降低MEMS晶振成本的方法,使MEMS得到大力的發展.因此,MEMS也在這十幾年里突飛猛進,同時也提升了SiTime晶振的品牌效應和口碑,成為我國重要的進口晶振供應商之一.SiTime有一項技術可以驅動單個或多個負載單端晶體振蕩器終端的方法,詳情請閱讀本文!
具有快速邊沿的時鐘信號將印刷電路板(PCB)上的跡線視為傳輸線而不是簡單的導線連接.如果PCB走線的長度超過一定限度,則需要將走線阻抗與源和負載阻抗中的一個或兩個匹配.阻抗不匹配導致信號反射在傳輸線中來回傳播,從而導致信號失真,例如振蕩,過沖和下沖.本Oscillator應用筆記提供了正確終止主要由LVCMOS輸出驅動的單端走線的指南.本文檔討論了單負載和多負載方案.
Lumped與分布式PCB走線
如果響應輸入信號,所有點與均勻電位一起反應,則時鐘源,PCB走線和時鐘接收器被認為是集總系統.如果響應沿跟蹤分布,則系統稱為分布式系統.任何環境中信號傳播的速度都是有限的,因此不存在完美的集總系統.通常的做法是將PCB走線的長度與最快時鐘信號邊沿的有效長度進行比較,并使用該比率來判斷系統是否可以視為集總系統.跟蹤中的有效信號邊長計算如下:

其中l=上升沿的長度,in.
Tr=10％-90％的上升時間,ps
Tpd=每單位長度的傳播延遲,ps/in.
例如,FR4PCB走線中的傳播延遲范圍為140至180ps/in.假設Tpd=150ps/in.1ns上升沿的有效長度為6.7in.
如果PCB走線的長度小于或等于信號邊沿有效長度的六分之一(1/6),則該電路主要以點燈方式工作.當比較20％-80％的上升/下降時間時,更合適的比例是l/4來決定是否可以將跡線視為集總元素.集總電路不需要終止.例如,假設時鐘信號具有1ns10％-90％的上升時間且FR4PCB材料走線長于1.1in,則必須將其視為傳輸線.
有關不同負載選項和驅動強度設置的SiTime晶振的上升和下降時間表可在大多數器件系列的數據表中找到.使用公式1時,從數據表上升/下降時間表(通常為5pF)中選擇最低負載選項,因為接收器側的容性負載不會影響驅動傳輸線時源的上升/下降時間.
當時鐘驅動器將邊沿發送到傳輸線時,邊沿經過一段延遲后到達負載.如果負載的阻抗(Z1)不同于傳輸線的阻抗(Z0),則信號的一部分從負載朝向源反射.源處的不匹配導致部分反射信號反射回負載(圓尖反射).反射信號的分數由反射系數[附錄B]確定.以下部分描述了終端策略,可用于在驅動單個或多個負載時最小化反射并改善信號完整性.
用于驅動單負載的源終端

圖1:串聯終端

串聯端接是通過在走線附近插入一個盡可能靠近源的電阻來構建的(見圖1).為了獲得適當的阻抗匹配,時鐘驅動器和串聯終端電阻的輸出阻抗應等于走線阻抗,即:
Rs+Rd=Zo
其中Rs-終端電阻的值
Rd-驅動器的輸出阻抗
Z0-傳輸線阻抗
例如,我們計算適用于SiT8208器件的終端電阻值,該器件具有默認驅動強度,工作電壓為3.3V,驅動60Ω走線.從晶振數據表2表4中我們確定默認的驅動強度代碼是”F”.使用附錄C中的表1,我們確定具有驅動強度代碼”F”和3.3V工作電壓的SiT8208器件的典型輸出阻抗為15.3Ω.將走線阻抗和輸出阻抗代入公式2,我們計算源端接電阻值Rs=60Ω-15.3Ω=44.7Ω.
使用圖1中的配置,來自信號源的信號將沿著跡線傳播,直到達到負載.典型負載具有非常高的輸入阻抗(在兆歐范圍內),因此不會吸收能量并且整個信號被反射回源.因為源處的阻抗與傳輸線的阻抗匹配,所以不會發生進一步的反射.有關串聯端接傳輸線中信號傳播的詳細圖表.
SiTime建議使用SiTime提供的貼片振蕩器IBIS模型來模擬布局.作為示例,我們使用AltiumDesigner軟件中的信號完整性分析工具來模擬驅動5英寸60Ω傳輸線的SiT8208振蕩器.圖2顯示了負載側模擬的信號波形.選擇終端電阻Rs=43Ω以匹配60Ω線路阻抗.終端電阻的相同值用于模擬+/-10％的跡線阻抗變化,因此考慮到PCB制造的擴散.